我在FPGA上写的基于SRL16的模拟TCAM基本研制完成, 并通过了行为级仿真测试。
然而, 查看后端报告后, 我发现两个满足条件的SRL16并没有按UG474说的被布局到同一个LUT, 因此LUT使用数量是我预计的两倍。这个问题仍需研究。此外, 我还调节了参数, 看不同配置下的资源使用情况。
此外, 今天收到邮件说我5月交的内核patch被接收了, 之前没处理是因为这个patch进了维护者的垃圾邮件箱。
此外, 今天收到了开题通知。
注意 - 你可以用以下 HTML tags and attributes: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>
<a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>
昵称
邮箱
网址
Δ
bug RISC-V 业务 今日 优化 作业 修 修改 写 准备 博士 又是 吃 复习 大觉 学习 完成 实验 开始 快乐 总结 惊悚 报告 撰写 改 数学 旅游 期中 期末 材料 测试 物理 睡大觉 睡觉 系统 组会 统练 继续 网络 考试 英国 英语 论文 还是 阅读
发表评论