我在FPGA上写的基于SRL16的模拟TCAM基本研制完成, 并通过了行为级仿真测试。
然而, 查看后端报告后, 我发现两个满足条件的SRL16并没有按UG474说的被布局到同一个LUT, 因此LUT使用数量是我预计的两倍。这个问题仍需研究。此外, 我还调节了参数, 看不同配置下的资源使用情况。
此外, 今天收到邮件说我5月交的内核patch被接收了, 之前没处理是因为这个patch进了维护者的垃圾邮件箱。
此外, 今天收到了开题通知。
本文链接：https://twd2.me/archives/17236
发表评论