优化硬件设计

作者: twd2 日期: 2019 年 11 月 23 日 被围观 65 次 发表评论 (0) 查看评论

今天优化了FPGA-NAT64的硬件方面的设计, 主要优化了丢包的逻辑。目前在出接口缓冲区满(发生拥塞)时在每个接口的缓冲区入队时分别丢包。设计上其他地方不会因为拥塞而丢包。

测试好用, 解决了之前某些FIFO导致的数据错乱的问题。

此外, 还优化了流水线交给CPU处理分组的条件, 将某些分组(具体而言, 是不进行转换的ICMP分组)转为硬件处理。

新鲜,

发表评论

注意 - 你可以用以下 HTML tags and attributes:
<a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

:wink: :twisted: :roll: :oops: :mrgreen: :lol: :idea: :evil: :cry: :arrow: :?: :-| :-x :-o :-P :-D :-? :) :( :!: 8-O 8)

本文链接：https://twd2.me/archives/13743QrCode